# HORIZONTAL SYNCHRONIZATION DETECTING CIRCUIT

Patent Number:

JP61070861

Publication date:

1986-04-11

Inventor(s):

KUDO YUKINORI

Applicant(s):

**TOSHIBA CORP** 

Requested Patent:

I JP61070861

Application Number: JP19840191805 19840914

<u> 3F01070001</u>

Priority Number(s):

IPC Classification:

H04N5/08

EC Classification:

Equivalents:

JP1891763C, JP6020249B

#### **Abstract**

PURPOSE:To detect a horizontal synchronizing signal with high accuracy by detecting the pulse width of a horizontal synchronizing signal separated from a digital video signal to obtain a width detection pulse and using the width detection pulse train so as to extract a horizontal synchronization detection pulse.

CONSTITUTION:A synchronizing separation signal 100 is changed into a width detection pulse 300 when the signal is consecutive for 3mu sec for the period of level 1 at a pulse width detection circuit 1, inputted to a period measuring circuit 2 continuously in a prescribed period, then a detected pulse 400 is inputted to a timing generating circuit 3 and a signal 500 representing the count of the 11-stage counter built in a period measuring circuit 2 at that point of time is outputted. The mean value of the periods is obtained by a period integration circuit 4, the mean value and the measured value are subject to different operation by a difference operation circuit 5, whether the value is smaller than a prescribed value or not is discriminated by a discrimination circuit 6 and only when the value is smaller, a horizontal synchronizing detection pulse 1000 is outputted.

Data supplied from the esp@cenet database - I2

# ⑲ 日本国特許庁(JP)

⑩ 特許出願公開

# ② 公 開 特 許 公 報 (A) 昭61 − 70861

@Int.Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)4月11日

H 04 N 5/08

8523-5C

審査請求 未請求 発明の数 1 (全5頁)

**9発明の名称** 水平同期検出回路

②特 願 昭59-191805

②出 願 昭59(1984)9月14日

②発明者 工藤

幸り

横浜市磯子区新杉田町8番地 株式会社東芝横浜金属工場

四

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

の代 理 人 弁理士 則近 憲佑

明细密

1. 発明の名称

水平同期検出回路

### 2. 特許請求の範囲

3 発明の詳細な説明

[発明の技術分野]

本発明は、デジタル的に信号処理を行なうデジタルテレビジョンの水平周期検出回路に関する。 【発明の技術的背景】

従来テレビション(以下TVと略称する)の信号処理はアナログ的に行なわれていた。しかし、 退近のニューメディアの波によってTVのデジタル化。外部機器とのインタフェース。YーCくし ルフィルタに代表される高性能化の要求が生 じていると共に、A/D コンパータ。D/A コンパー タ・ロジックVLSI等の発達によってビデオ信 号をデジタル処理するデジタルTVが出現している。

#### [背景技術の問題点]

このデジタルTVでは水平同期検出回路の性能によって、システム全体の弱電界。ノイズ等に対する性能及びシステムクロックを作るPLL(フェイズロックループ)の安定度及び性能が決定されるため、前記水平周期検出回路の高性能化が要識されている。

#### [発明の目的]

本発明の目的は、上記の要語に鑑み、水平周期 信号を高精度に検出することができる水平周期検 出回路を提供することにある。

#### [発明の概要]

#### [発明の実施例]

以下本発明の一実施例を図面を参照しつつ説明 する。第1図は本発明の水平周期検出回路の一実 施例を示したプロック図である。パルス機検出回

適が所定の値より小さい場合にのみ水平同期検出 パルス1000を出力する。

次に本実施例の動作について第2図乃至第4図 に示したタイミングチャートを参照しつつ説明す る。パルス幅検出回路1は第2國で示すCS(同 期分鐘)信号100の"1"の期間のパルス幅を クロック200で計数し約3ル秒期間前記"1" のパルスが連続すると、第2國で示したタイミン グで幅検出パルス300を出力する。周期測定回 路2は幅検出パルス300が第3図に示すように 連続且つ所定の周期で入力された時、第3図で示 すタイミングにて検出パルス400を出力する。 協期測定回路 2 の上記動作において、周期の測定 はクロック200を内蔵11段カウンタで計数する ことにより実行され、周期対応範囲はfil= 910× 4 fSC± 500H2に設定されている。このため、検 出パルス400は、幅パルス300が連続に発生 され、しかも上記周期対応範囲内のもののみにつ いて得られることになる。但し、第3國中2は欠 **落をbはノイズを示している。また、周卿剛定回**  路1はデジタルビデオ信号から分離された周期分 妣信号(CS)100から幅検出パルス300を クロック200を用いて検出し、これを周期測定 回路 2 に出力する。周期測定回路 2 は検出パルス 400をタイミング発生回路3に出力すると共に、 この検出パルス400を樽た時点の内蔵のカウン タによる計数値 5 〇 〇 を周期値積分回路 4 に出力 する。タイミング発生回路3は検出パルス400 に基づいて周期値積分に必要なタイミング信号 600及び判定回路に必要なタイミング信号 700 を出力する。周期値積分回路4はタイミング信号 600に基づいて入力された計数値500を積分 し、入力測定データの平均値を示す信号800を 差分演算回路5に出力する。差分演算回路5には 計数値500が入力されているため、ここで信号 800と計数値500の差分演算が行なわれ、そ の差分結果を示す信号900が判定回路6に出力 される。判定回路6は差分信号900の絶対値を とり、その値を検出パルス400と所定の位相関 係にあるタイミングパルス700で検出し、絶対

路2は検出パルス400が得られた時点の内蔵11 役カウンタの計数値を示す信号500を出力し、 この信号500は11ピットのデジタル信号で、 クロック200を単位にして測定した幅検出パル ス300の周期即定データである。なお、上記クロック200、検出パルス400及び周期限定データ 500は第4図に示したようなタイミング関係を有している。

周期健議分回路4はしPF(ローバスフィルタ)特性を有力した周囲をよりのデータのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アークのでは、アーツをでは、アーツをでは、アーツをでは、アーツをは、アーツをでは、アージをではなりでは、アージをではなりでは、アージをではないるではなりではないるではないるではないるではなりではないるではないるではないるではないるではないるではないるではないるのではないるのではな

パルス1000は所定の条件が満たされると、検出パルス400よりクロック200単位で2クロック毎に得られることになる。

第5図は第1図に示した水平同期検出回路を用いたデジタルテレビジョンの一例を示したプロック図である。ビデオ信号1100は直流再生クランプ回路7に導かれる。このクランプ回路7はベデスタルレベルを一定値にクランプする周知の回路で

ルされる。デジタルビデオ信号 1300は蘇度色度分 趙回路(Y-C分維回路)12に入力され、Y(輝 底) 信号 1600とC(色信号) 1700に分離される。 Y信号1600はプライト、コントラスト等の信号処 理を含むY信号処理回路13に入力され、ここで各 種の信号処理を施こされた後、RGBマトリック ス回路14に入力される。一方、C信号1700はAC C、キラー、I、Q複調等の色関連の処理を行な う C 僑号処理回路 15に入力され、この C 僑号処理 回路 15は、 I、 Q 復調信号 1800をRGB マトリッ クス回路14に出力する。RGBマトリックス回 路14は信号を処理されたY信号1900と[、Q信号 1806とを入力し、これらを用いて所定のマトリッ クス演算を行なってR、G、B信号2000を作出し これら信号をD/A変換器16に出力する。R、G、 B信号2000は、3個のD/A 変換器から構成される D/A 変換器 16でアナログRGB 億号 2100 に変換さ . れこれが図示されない信号出力回路に送出される

デジタルビデオ信号1300は同期分離回路17に入 力されここで同期信号(CSと以下称する)100

ある。クランプされたビデオ信号 1200は ADコンバ - 夕8に導かれ、ここで8ピットに量子化された デジタル信号となる。 A/D コンパータ 8 のサンプ リングクロック200はその周波数を中とすると 央=4 fSCの関係がある。但し、fSCはサブキャ リアの周波数を示している。8ピットに負子化さ れたデジタルビデオ信号1300はPLL(フェイズ ロックループ〉ロジック回路9に導びかれ、接込 **するタイミング信号1400に従って、到来するビデ** オ信号の中のバースト信号の位相を測定演算し、 サンプリング位相が1、Q軸に一致するような制 如信号1500を0/Aコンパーダ1 Oに出力する。この P L L 制御信号 1500は 10ピット構成であり、D/A コンパータ10にてアナログ制御信号1600に変換 され、このアナログ制御信号1600はVCXO(電 圧制御水晶発信器)11に出力される。結局、A/D コンバーダ8 . PLLロジック回路9, 0/4コンパーダ10 VCXO11はPLLを構成し、これによりクロ ック200がභ = 4 t SCで、且つ、クロック 200 の位相が1。Q帕等に一致するようにコントロー

が分離される。このCS信号100は第1図で示 した水平同期検出回路18に入力され、この水平 周期検出回路18は前述した動作によって水平周 期検出パルス1000をパーストタイミング発生回路 19及び水平周期再生回路20に出力する。この 水平同期再生回路20は、水平同期検出パルス・ 1000に水平フライバックパルス2200が所定の位相 で一致するようにAFC回路を構成しており、水 平ドライブ信号2300を出力するものである。バー ストタイミング発生回路19は入力される水平周 期検出パルス1000に従がって、所定のパーストに 関連するタイミング信号を発生しており、ACC に関するタイミング信号2400をC信号処理回路 15に出力すると共に、PLLロジック回路9に タイミング信号1400を出力する。また、上記CS 信号100は亜蔵周囲再生回路26に入力される この重直周期再生回路26は、垂直同期信号を再 生するカウントダウン回路から構成されており、 これにより、垂直ドライブ信号2500を出力する。

この例では、水平同期検出回路18から得られる

#### [発明の効果]

以上記述した如く本発明の水平周期検出回路によれば、デジタルビデオ信号から分離された水平周期信号のパルス幅を検出して幅検出パルスを得この幅検出パルス列の中から所定の周期で連続して得られる信号を検出パルスとし、この検出パル

#### 18…水平周期検出回路

代理人 弁理士 翔 近 臺 佑

スをクロックで測定して周期測定データとし、この周期測定データを積分して周期の平均値を得、 更に、この周期の平均値と前記周期の測定データ との差分を求め、この差分が所定の値より小さい 場合にのみ水平周期検出パルスを出力する構度に検 出することにより、水平周期信号を高精度に検 出することができる。

#### 4・図面の簡単な説明

第1図は本発明の水平同期検出回路の一実施例を示したプロック図、第2図は第1図に示した同期信号と幅検出パルスとのタイミング関係を示した隔検出パルスとのタイミング関係を示した図、第4図は第1図に示したの動作被形タイミング図は第1図に示した水平同期検出回路を用いたデジタルテレビジョンの一例を示したプロック図である。

1 … バルス輻検出回路

2 … 周朋避定回路


3 … タイミング発生回路

4 --- 周期值積分回路


5 … 差分演算回路


6…判定回路

## 第1図



第 2 図





## 第 4 図

